定义

n沟道mos管符号

双极型晶体管把输入端电流的微小变化放大后，在输出端输出一个大的电流变化。双极型晶体管的增益就定义为输出输入电流之比（beta）。另一种晶体管，叫做场效应管（FET），把输入电压的变化转化为输出电流的变化。FET的增益等于它的transconductance，定义为输出电流的变化和输入电压变化之比。市面上常有的一般为N沟道和P沟道，详情参考右侧图片（N沟道耗尽型MOS管）。而P沟道常见的为低压Mos管。

场效应管的名字也来源于它的输入端（称为gate）通过投影一个电场在一个绝缘层上来影响流过晶体管的电流。事实上没有电流流过这个绝缘体，所以FET管的GATE电流非常小。最普通的FET用一薄层二氧化硅来作为GATE极下的绝缘体。这种晶体管称为金属氧化物半导体(MOS)晶体管，或,金属氧化物半导体场效应管（MOSFET）。因为MOS管更小更省电，所以他们已经在很多应用场合取代了双极型晶体管。

详细介绍

p沟道mos管符号

首先考察一个更简单的器件——MOS电容——能更好的理解MOS管。这个器件有两个电极，一个是金属，另一个是extrinsic silicon（外在硅），他们之间由一薄层二氧化硅分隔开。金属极就是GATE，而半导体端就是backgate或者body。他们之间的绝缘氧化层称为gate dielectric（栅介质）。图示中的器件有一个轻掺杂P型硅做成的backgate。这个MOS电容的电特性能通过把backgate接地，gate接不同的电压来说明。MOS电容的GATE电位是0V。金属GATE和半导体BACKGATE在WORK FUNCTION上的差异在电介质上产生了一个小电场。在器件中，这个电场使金属极带轻微的正电位，P型硅负电位。这个电场把硅中底层的电子吸引到表面来，它同时把空穴排斥出表面。这个电场太弱了，所以载流子浓度的变化非常小，对器件整体的特性影响也非常小。

当MOS电容的GATE相对于BACKGATE正偏置时发生的情况。穿过GATE DIELECTRIC的电场加强了，有更多的电子从衬底被拉了上来。同时，空穴被排斥出表面。随着GATE电压的升高，会出现表面的电子比空穴多的情况。由于过剩的电子，硅表层看上去就像N型硅。掺杂极性的反转被称为inversion，反转的硅层叫做channel。随着GATE电压的持续不断升高，越来越多的电子在表面积累，channel变成了强反转。Channel形成时的电压被称为阈值电压Vt。当GATE和BACKGATE之间的电压差小于阈值电压时，不会形成channel。当电压差超过阈值电压时，channel就出现了。

MOS电容：（A）未偏置（VBG=0V），（B）反转（VBG=3V），（C）积累（VBG=-3V）。正是当MOS电容的GATE相对于backgate是负电压时的情况。电场反转，往表面吸引空穴排斥电子。硅表层看上去更重的掺杂了，这个器件被认为是处于accumulation状态了。

MOS电容的特性能被用来形成MOS管。Gate，电介质和backgate保持原样。在GATE的两边是两个额外的选择性掺杂的区域。其中一个称为source，另一个称为drain。假设source和backgate都接地，drain接正电压。只要GATE对BACKGATE的电压仍旧小于阈值电压，就不会形成channel。Drain和backgate之间的PN结反向偏置，所以只有很小的电流从drain流向backgate。如果GATE电压超过了阈值电压，在GATE电介质下就出现了channel。这个channel就像一薄层短接drain和source的N型硅。由电子组成的电流从source通过channel流到drain。总的来说，只有在gate对source电压V超过阈值电压Vt时，才会有drain电流。

在对称的MOS管中，对source和drain的标注有一点任意性。定义上，载流子流出source，流入drain。因此Source和drain的身份就靠器件的偏置来决定了。有时晶体管上的偏置电压是不定的，两个引线端就会互相对换角色。这种情况下，电路设计师必须指定一个是drain另一个是source。

Source和drain不同掺杂不同几何形状的就是非对称MOS管。制造非对称晶体管有很多理由，但所有的最终结果都是一样的。一个引线端被优化作为drain，另一个被优化作为source。如果drain和source对调，这个器件就不能正常工作了。

晶体管有N型channel所有它称为N-channel MOS管，或NMOS。P-channel MOS（PMOS）管也存在，是一个由轻掺杂的N型BACKGATE和P型source和drain组成的PMOS管。如果这个晶体管的GATE相对于BACKGATE正向偏置，电子就被吸引到表面，空穴就被排斥出表面。硅的表面就积累，没有channel形成。如果GATE相对于BACKGATE反向偏置，空穴被吸引到表面，channel形成了。因此PMOS管的阈值电压是负值。由于NMOS管的阈值电压是正的，PMOS的阈值电压是负的，所以工程师们通常会去掉阈值电压前面的符号。一个工程师可能说，“PMOS Vt从0.6V上升到0.7V”，实际上PMOS的Vt是从-0.6V下降到-0.7V。

主要参数

1、开启电压VT

开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压；

标准的N沟道MOS管，VT约为3～6V；

通过工艺上的改进，可以使MOS管的VT值降到2～3V。

2、直流输入电阻RGS

即在栅源极之间加的电压与栅极电流之比，

这一特性有时以流过栅极的栅流表示，

MOS管的RGS可以很容易地超过1010Ω。

3、漏源击穿电压BVDS

在VGS=0（增强型）的条件下，在增加漏源电压过程中使ID开始剧增时的VDS称为漏源击穿电压BVDS，

ID剧增的原因有下列两个方面：

（1）漏极附近耗尽层的雪崩击穿

（2）漏源极间的穿通击穿

有些MOS管中，其沟道长度较短，不断增加VDS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的ID。

4、栅源击穿电压BVGS

在增加栅源电压过程中，使栅极电流IG由零开始剧增时的VGS，称为栅源击穿电压BVGS。

5、低频跨导gm

在VDS为某一固定数值的条件下，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导，

gm反映了栅源电压对漏极电流的控制能力，

是表征MOS管放大能力的一个重要参数，

一般在十分之几至几mA/V的范围内。

6.导通电阻RON

导通电阻RON说明了VDS对ID的影响，是漏极特性某一点切线的斜率的倒数。

在饱和区，ID几乎不随VDS改变，RON的数值很大，一般在几十千欧到几百千欧之间。

由于在数字电路中，MOS管导通时经常工作在VDS=0的状态下，所以这时的导通电阻RON可用原点的RON来近似。

对一般的MOS管而言，RON的数值在几百欧以内。

7.极间电容

三个电极之间都存在着极间电容：栅源电容CGS、栅漏电容CGD和漏源电容CDS

CGS和CGD约为1～3pF

CDS约在0.1～1pF之间。

8.低频噪声系数NF

噪声是由管子内部载流子运动的不规则性所引起的，

由于它的存在，就使一个放大器即便在没有信号输人时，在输出端也出现不规则的电压或电流变化，

噪声性能的大小通常用噪声系数NF来表示，它的单位为分贝（dB），

这个数值越小，代表管子所产生的噪声越小，

低频噪声系数是在低频范围内测出的噪声系数，

场效应管的噪声系数约为几个分贝，它比双极性三极管的要小。[2]

发热分析

做电源设计，或者做驱动方面的电路，难免要用到MOS管。MOS管有很多种类，也有很多作用。做电源或者驱动的使用，当然就是用它的开关作用。

无论N型或者P型MOS管，其工作原理本质是一样的。MOS管是由加在输入端栅极的电压来控制输出端漏极的电流。MOS管是压控器件它通过加在栅极上的电压控制器件的特性，不会发生像三极管做开关时的因基极电流引起的电荷存储效应，因此在开关应用中，MOS管的开关速度应该比三极管快。

我们在开关电源中常用MOS管的漏极开路电路，如图2漏极原封不动地接负载，叫开路漏极，开路漏极电路中不管负载接多高的电压，都能够接通和关断负载电流。是理想的模拟开关器件。这就是MOS管做开关器件的原理。当然MOS管做开关使用的电路形式比较多了。

在开关电源应用方面，这种应用需要MOS管定期导通和关断。比如，DC-DC电源中常用的基本降压转换器依赖两个MOS管来执行开关功能，这些开关交替在电感里存储能量，然后把能量释放给负载。我们常选择数百kHz乃至1MHz以上的频率，因为频率越高，磁性元件可以更小更轻。在正常工作期间，MOS管只相当于一个导体。因此，我们电路或者电源设计人员最关心的是MOS的最小传导损耗。

NMOS管的开路漏极电路

我们经常看MOS管的PDF参数，MOS管制造商采用RDS（ON）参数来定义导通阻抗，对开关应用来说，RDS（ON）也是最重要的器件特性。数据手册定义RDS（ON）与栅极（或驱动）电压VGS以及流经开关的电流有关，但对于充分的栅极驱动，RDS(ON)是一个相对静态参数。一直处于导通的MOS管很容易发热。另外，慢慢升高的结温也会导致RDS(ON)的增加。MOS管数据手册规定了热阻抗参数，其定义为MOS管封装的半导体结散热能力。RθJC的最简单的定义是结到管壳的热阻抗。其发热情况有：

1. 电路设计的问题，就是让MOS管工作在线性的工作状态，而不是在开关状态。这也是导致MOS管发热的一个原因。如果N-MOS做开关，G级电压要比电源高几V，才能完全导通，P-MOS则相反。没有完全打开而压降过大造成功率消耗，等效直流阻抗比较大，压降增大，所以U*I也增大，损耗就意味着发热。这是设计电路的最忌讳的错误。
2. 频率太高，主要是有时过分追求体积，导致频率提高，MOS管上的损耗增大了，所以发热也加大了。
3. 没有做好足够的散热设计，电流太高，MOS管标称的电流值，一般需要良好的散热才能达到。所以ID小于最大电流，也可能发热严重，需要足够的辅助散热片。
4. MOS管的选型有误，对功率判断有误，MOS管内阻没有充分考虑，导致开关阻抗增大。

常见型号

型号/电压，电流/封装

2N7000/60V，0.115A/TO-92

2N7002/60V，0.2A/SOT-23

IRF510A/100V，5.6A/TO-220

IRF520A/100V，9.2A/TO-220

IRF530A/100V，14A/TO-220

IRF540A/100V，28A/TO-220

IRF610A/200V，3.3A/TO-220

IRF620A/200V，5A/TO-220

IRF630A/200V，9A/TO-220

IRF634A/250V，8.1A/TO-220

IRF640A/200V，18A/TO-220

IRF644A/250V，14A/TO-220

IRF650A/200V，28A/TO-220

IRF654A/250V，21A/TO-220

IRF720A/400V，3.3A/TO-220

IRF730A/400V，5.5A/TO-220

IRF740A/400V，10A/TO-220

IRF750A/400V，15A/TO-220

IRF820A/500V，2.5A/TO-220

IRF830A/500V，4.5A/TO-220

IRF840A/500V，8A/TO-220

IRFP150A/100V，43A/TO-3P

IRFP250A/200V，32A/TO-3P

IRFP450A/500V，14A/TO-3P

IRFR024A/60V，15A/D-PAK

IRFR120A/100V，8.4A/D-PAK

IRFR214A/250V，2.2A/D-PAK

IRFR220A/200V，4.6A/D-PAK

IRFR224A/250V，3.8A/D-PAK

IRFR310A/400V，1.7A/D-PAK

正确选择的步骤

正确选择MOS管是很重要的一个环节，MOS管选择不好有可能影响到整个电路的效率和成本，了解不同的MOS管部件的细微差别及不同开关电路中的应力能够帮助工程师避免诸多问题，下面我们来学习下MOS管的正确的选择方法。

第一步：选用N沟道还是P沟道

为设计选择正确器件的第一步是决定采用N沟道还是P沟道MOS管。在典型的功率应用中，当一个MOS管接地，而负载连接到干线电压上时，该MOS管就构成了低压侧开关。在低压侧开关中，应采用N沟道MOS管，这是出于对关闭或导通器件所需电压的考虑。当MOS管连接到总线及负载接地时，就要用高压侧开关。通常会在这个拓扑中采用P沟道MOS管，这也是出于对电压驱动的考虑。

要选择适合应用的器件，必须确定驱动器件所需的电压，以及在设计中最简易执行的方法。下一步是确定所需的额定电压，或者器件所能承受的最大电压。额定电压越大，器件的成本就越高。根据实践经验，额定电压应当大于干线电压或总线电压。这样才能提供足够的保护，使MOS管不会失效。就选择MOS管而言，必须确定漏极至源极间可能承受的最大电压，即最大VDS。知道MOS管能承受的最大电压会随温度而变化这点十分重要。设计人员必须在整个工作温度范围内测试电压的变化范围。额定电压必须有足够的余量覆盖这个变化范围，确保电路不会失效。设计工程师需要考虑的其他安全因素包括由开关电子设备（如电机或变压器）诱发的电压瞬变。不同应用的额定电压也有所不同；通常，便携式设备为20V、FPGA电源为20～30V、85～220VAC应用为450～600V。

第二步：确定额定电流

第二步是选择MOS管的额定电流。视电路结构而定，该额定电流应是负载在所有情况下能够承受的最大电流。与电压的情况相似，设计人员必须确保所选的MOS管能承受这个额定电流，即使在系统产生尖峰电流时。两个考虑的电流情况是连续模式和脉冲尖峰。在连续导通模式下，MOS管处于稳态，此时电流连续通过器件。脉冲尖峰是指有大量电涌（或尖峰电流）流过器件。一旦确定了这些条件下的最大电流，只需直接选择能承受这个最大电流的器件便可。

选好额定电流后，还必须计算导通损耗。在实际情况下，MOS管并不是理想的器件，因为在导电过程中会有电能损耗，这称之为导通损耗。MOS管在“导通”时就像一个可变电阻，由器件的RDS（ON）所确定，并随温度而显著变化。器件的功率耗损可由Iload2×RDS（ON）计算，由于导通电阻随温度变化，因此功率耗损也会随之按比例变化。对MOS管施加的电压VGS越高，RDS（ON）就会越小；反之RDS（ON）就会越高。对系统设计人员来说，这就是取决于系统电压而需要折中权衡的地方。对便携式设计来说，采用较低的电压比较容易（较为普遍），而对于工业设计，可采用较高的电压。注意RDS（ON）电阻会随着电流轻微上升。关于RDS（ON）电阻的各种电气参数变化可在制造商提供的技术资料表中查到。

技术对器件的特性有着重大影响，因为有些技术在提高最大VDS时往往会使RDS（ON）增大。对于这样的技术，如果打算降低VDS和RDS（ON），那么就得增加晶片尺寸，从而增加与之配套的封装尺寸及相关的开发成本。业界现有好几种试图控制晶片尺寸增加的技术，其中最主要的是沟道和电荷平衡技术。

在沟道技术中，晶片中嵌入了一个深沟，通常是为低电压预留的，用于降低导通电阻RDS（ON）。为了减少最大VDS对RDS（ON）的影响，开发过程中采用了外延生长柱/蚀刻柱工艺。例如，飞兆半导体开发了称为SupeRFET的技术，针对RDS（ON）的降低而增加了额外的制造步骤。这种对RDS（ON）的关注十分重要，因为当标准MOSFET的击穿电压升高时，RDS（ON）会随之呈指数级增加，并且导致晶片尺寸增大。SuperFET工艺将RDS（ON）与晶片尺寸间的指数关系变成了线性关系。这样，SuperFET器件便可在小晶片尺寸，甚至在击穿电压达到600V的情况下，实现理想的低RDS（ON）。结果是晶片尺寸可减小达35%。而对于最终用户来说，这意味着封装尺寸的大幅减小。

第三步：确定热要求

选择MOS管的下一步是计算系统的散热要求。设计人员必须考虑两种不同的情况，即最坏情况和真实情况。建议采用针对最坏情况的计算结果，因为这个结果提供更大的安全余量，能确保系统不会失效。在MOS管的资料表上还有一些需要注意的测量数据；比如封装器件的半导体结与环境之间的热阻，以及最大的结温。

器件的结温等于最大环境温度加上热阻与功率耗散的乘积（结温=最大环境温度+［热阻×功率耗散］）。根据这个方程可解出系统的最大功率耗散，即按定义相等于I2×RDS（ON）。由于设计人员已确定将要通过器件的最大电流，因此可以计算出不同温度下的RDS（ON）。值得注意的是，在处理简单热模型时，设计人员还必须考虑半导体结/器件外壳及外壳/环境的热容量；即要求印刷电路板和封装不会立即升温。

雪崩击穿是指半导体器件上的反向电压超过最大值，并形成强电场使器件内电流增加。该电流将耗散功率，使器件的温度升高，而且有可能损坏器件。半导体公司都会对器件进行雪崩测试，计算其雪崩电压，或对器件的稳健性进行测试。计算额定雪崩电压有两种方法；一是统计法，另一是热计算。而热计算因为较为实用而得到广泛采用。除计算外，技术对雪崩效应也有很大影响。例如，晶片尺寸的增加会提高抗雪崩能力，最终提高器件的稳健性。对最终用户而言，这意味着要在系统中采用更大的封装件。

第四步：决定开关性能

选择MOS管的最后一步是决定MOS管的开关性能。影响开关性能的参数有很多，但最重要的是栅极/漏极、栅极/源极及漏极/源极电容。这些电容会在器件中产生开关损耗，因为在每次开关时都要对它们充电。MOS管的开关速度因此被降低，器件效率也下降。为计算开关过程中器件的总损耗，设计人员必须计算开通过程中的损耗（Eon）和关闭过程中的损耗（Eoff）。MOSFET开关的总功率可用如下方程表达：Psw=（Eon+Eoff）×开关频率。而栅极电荷（Qgd）对开关性能的影响最大。